Baixe Circuitos Sequenciais II: Contadores Assíncronos - Curso de Lógica Sequencial e outras Slides em PDF para Eletrônica, somente na Docsity!
CAPÍTULO 4 – CIRCUITOS SEQUENCIAIS II: CONTADORES ASSÍNCRONOS
Sumário
4.1. Introdução ............................................................................................................................ 52 4.2. Contadores Assíncronos Crescentes .................................................................................... 52 4.3. Contadores Assíncronos Decrescentes ................................................................................. 56 4.4. Contador Assíncrono Crescente / Decrescente de 3 bits ..................................................... 59 4.5. Exercícios de Fixação ........................................................................................................... 60
CAPÍTULO 4 – CIRCUITOS SEQUENCIAIS II: CONTADORES ASSÍNCRONOS
Estudando outra aplicação de flip-flops em circuitos sequenciais, partimos agora para circuitos contadores. O primeiro tipo a ser estudado são os Contadores Assíncronos. Após esse capítulo você deverá ser capaz de: (1) Entender o funcionamento de circuitos contadores assíncronos e suas topologias; e (2) Projetar um contador assíncrono a partir das especificações necessárias.
Assumindo inicialmente que Q0=Q1=Q2=Q3=0, aplicando pulsos na entrada CLK do sistema, temos o mapa de pulsos representado na figura 4.2, onde concluímos que a cada transição ativa do clock, o estado das saídas Q são incrementados.
CLK
Q
Q
Q
Q
16º clock
Figura 4.2 Mapa de pulsos de um contador assíncrono crescente de 4 bits.
Avaliando as saídas a partir de Q3 (MSB), temos uma contagem binária sequencial crescente: Após X pulsos de clock
Q
(MSB) Q2^ Q1^ Q
Outro fator notável é que o contador assíncrono é mostrado a partir de um divisor de frequência, logo:
2 n 1
fQn^ fclk
onde n é a ordem do flip-flop, a partir de Q0.
Exemplo 2: Contador de década É o circuito que executa a contagem de 0 até 9 (0000 2 até 1001 2 ), ou seja, 10 algarismos. A base desse circuito é a mesma apresentada no Exemplo 1, porém, para que o circuito não ultrapasse o número 9, utiliza-se um arranjo externo de forma a acionar as entradas CLR’ dos flip- flops quando o circuito assumir o caso 10 (1010 2 ), ou seja, quando a saída for 1010 2 (um valor acima do valor desejado) , CLR’=0. Observe:
Após X pulsos de clock
Q
(MSB) Q2^ Q1^ Q0^ CLR’
4.3. Contadores Assíncronos Decrescentes
Existem dois métodos para se obter a contagem decrescente em contadores assíncronos. No exemplo abaixo verificamos o primeiro modo.
Exemplo 4: Contador decrescente de Fh à 0h:
Analisando a contagem a partir das saídas Q dos flip-flops teríamos: Q3 Q2 Q1 Q 0 0 0 0 Enquanto nas saídas Q’ temos: 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 0 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 1 1 0 1 0 1 1 0 1 0 ... ...
Podemos concluir que enquanto as saídas Q possuem saída sequencial crescente, as saídas Q’ possuem saída decrescente. Um grande inconveniente desse método acontece quando queremos resetar o contador em valores que não são os extremos do circuito (como 0h e Fh no caso anterior).
Exemplo 5: Contador de Eh às 2h (trocar os bits Q0 e Q3).
Observando o circuito acima, pode-se perceber que foi utilizada uma lógica inversa em todo o processo de reset do circuito. Isso se dá pelo fato de buscarmos valores nas saídas Q’ dos flip- flops, ou seja, os valores complementares. Esse tipo de implementação pode acarretar em erros de projeto, pois facilmente confunde-se a lógica complementar com a lógica convencional utilizada em contadores assíncronos crescentes. Uma maneira de evitar esse tipo de erro é usando um segundo método de contagem decrescente. Esse método consiste em utilizar as saídas Q’ dos flip-flops como clock, no lugar das saídas Q.
Exemplo 6: Contador de Fh à 0h, utilizando o segundo modo de contagem:
Neste circuito, as saídas Q1, Q2 e Q3 trocam seus estados quando as saídas Q0, Q1 e Q transitam de 0 para 1, respectivamente. Analisando o mapa de pulsos abaixo, considerando inicialmente Q0=Q1=Q2=Q3=1, aplicando pulsos na entrada CLK do sistema, temos:
CLK
Q
Q
Q
Q
16º clock
4.4. Contador Assíncrono Crescente / Decrescente de 3 bits
No circuito acima, quando X = 0, a contagem é crescente e quando X = 1 a contagem é decrescente.
Exercício: Implemente contadores assíncronos que executem as seguintes sequências:
(a) de 8 a 0, com o primeiro modo de contagem; (b) de 8 a 0, com o segundo modo de contagem e reset inicial; (c) de 9 a 2, com o primeiro modo de contagem e reset inicial; (d) de 9 a 2, com o segundo modo de contagem e reset inicial; e (e) contagem de 4 bits crescente / decrescente, com uma variável X de controle (se X = 0 contagem decrescente).
4.5. Exercícios de Fixação
1) Implemente um contador assíncrono de 4 bits crescente, com reset automático.
2) Implemente um contador assíncrono de módulo 8.
3) Implemente um contador assíncrono, com reset automático, de módulo 22. Qual é a frequência de saída do flip-flop do dígito MSB.
4) Implemente um contador assíncrono, com reset, automático, que conte de 12 até 31.
5) Implemente um contador assíncrono, que conte de 5 até 15.
6) Implemente um contador assíncrono decrescente de 4 bits.
7) Implemente um contador assíncrono, com reset automático, que conte de 21 até 2.
8) Implemente um contador assíncrono, com reset automático, que conte de 31 até 12.
9) Implemente um contador assíncrono, com reset automático, que conte de 15 até 5.
10) Implemente um contador de 4 bits, crescente / decrescente, com uma variável X de controle.
11) Implemente um contador assíncrono decrescente, que conte de 3h à Ch, com reset inicial. (Contagem: 3 2 1 0 F E D C 3)
