



Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Prepara tus exámenes
Prepara tus exámenes y mejora tus resultados gracias a la gran cantidad de recursos disponibles en Docsity
Prepara tus exámenes con los documentos que comparten otros estudiantes como tú en Docsity
Los mejores documentos en venta realizados por estudiantes que han terminado sus estudios
Estudia con lecciones y exámenes resueltos basados en los programas académicos de las mejores universidades
Responde a preguntas de exámenes reales y pon a prueba tu preparación
Consigue puntos base para descargar
Gana puntos ayudando a otros estudiantes o consíguelos activando un Plan Premium
Comunidad
Pide ayuda a la comunidad y resuelve tus dudas de estudio
Descubre las mejores universidades de tu país según los usuarios de Docsity
Ebooks gratuitos
Descarga nuestras guías gratuitas sobre técnicas de estudio, métodos para controlar la ansiedad y consejos para la tesis preparadas por los tutores de Docsity
esta es otra practica de lab de digital
Tipo: Resúmenes
1 / 7
Esta página no es visible en la vista previa
¡No te pierdas las partes importantes!
Obed Hernández Castillo Estudiantes: Paul Antonio Martínez Fernández. Matrícula: 2024 - 1267.
En esta practica vamos a estar realizando los ejercicios 9 y 10, del PDF de LAB de combinacionales dentro del cual será diseñado teóricamente, el diseño de circuitos fundamentales como sumadores, restadores y un multiplicador de dos palabras de 4 bits. La implementación del multiplicador en Verilog, a su vez implementado físicamente con un FPGA 25k. Palabras Clave: Circuitos Combinacionales, FPGA, Verilog, Multiplicador, Sumador / Restador, K-maps, Tabla de Verdad, Multisim, Displays de 7 Segmentos y Lógica Booleana. . II. MARCO TEÓRICO.
Diagrama logico Multisim ejercicio 10: Explicación del circuito: Elaboré dicho circuito partiendo de la premisa de que cuando un sensor de uno de los semáforos se active, se ponga en verde, el anterior a este se debe poner rojo, y los demás se ponen en verde también. Cuando dos o más sensores se activan, se le da prioridad al sensor de menor número, a su vez, siguiendo la premisa anterior de que se apague el anterior al que se active y se enciendan los demás. Ahora realizaremos el:
Mandato: El multiplicador de 4 bits debe implementar con el FPGA (No usar assign). El circuito debe sumar, restar y multiplicar y (TENIA QUE TENER) tres display que muestren su valor en decimal. Implemente en verilog (Estructural). Usar instanciaciones. Tabla de Verdad del Sumador. Lógica de realización: Decidí hacer este proyecto de forma modular parte por parte primero sntes de juntar:
Tabla de Verdad. Entradas: A, B, Cin Salidas: S (Suma), Cout (Acarreo de salida) A B Cin S Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Funcion Booleana: S= A⊕B⊕Cin Cout= (A⋅B)+(A⋅Cin)+(B⋅Cin) Diagrama Lógico: Según lo que necesitamos podemos deducir que: Para sumar dos números de 4 bits, se conectan 4 módulos de Sumador Completo en cadena o "cascada". El acarreo de salida (Cout) de un sumador se convierte en el acarreo de entrada (Cin) del siguiente, propagando el acarreo a través de los bits. Algo como esto: Se utilizan 4 bloques "FA", donde el Cout de FA0 se conecta al Cin de FA1, y así sucesivamente. El resultado final es una palabra de 4 bits (S0-S3) y un acarreo final (Cout del último FA). Modulo 2: Diseño restador. La fórmula es: A - B = A + (NOT B) + 1.
Conclusión: El objetivo de esta práctica fue el diseño, implementación y verificación de una Unidad Aritmético-Lógica (ALU) de 4 bits en una plataforma FPGA, utilizando el lenguaje de descripción de hardware Verilog. El sistema desarrollado es capaz de realizar tres operaciones fundamentales sobre dos operandos de 4 bits: suma, resta y multiplicación, mostrando el resultado binario en un conjunto de 8 LEDs. Bibliografía: Libro titulado Introducción a verilog.